(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-5845

(P2003-5845A)

(43)公開日 平成15年1月8日(2003.1.8)

(51) Int.Cl.? G05F 1/56 識別記号 310

FΙ G05F 1/56

テーマコード(参考) 310D 5H430 310K

請求項の数9 OL (全 8 頁) 審查請求 有

(21)出願番号

特願2001-188399(P2001-188399)

(22)出顧日

平成13年6月21日(2001.6.21)

(71)出願人 000232036

エヌイーシーマイクロシステム株式会社 神奈川県川崎市中原区小杉町1丁目403番

(72)発明者 渡邊 浩二

神奈川県川崎市中原区小杉町一丁目403番 53 エヌイーシーマイクロシステム株式会 社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)


Fターム(参考) 5H430 BB01 BB05 BB09 BB11 EE04 EE12 FF04 FF13 FF17 HH03 1104

(54) 【発明の名称】 電圧レギュレータ

(57)【要約】

【課題】パストランジスタM1の電流Idsを一定に し、コンダクタンスgmも一定にする電圧レギュレータ を提供する。

【解決手段】出力段の電圧を内蔵する抵抗ラダーと、出 力段および抵抗ラダーに電流を供給するパストランジス タとで電圧を設定する電圧レギュレータであって、レギ ュレータ出力電圧を決定する抵抗ラダーの抵抗分圧比を 外部からの制御信号により、スイッチング手段で切り換 え、パストランジスタに流れる電流値を一定にする電圧 レギュレータ。



【特許請求の範囲】

【請求項1】 出力段の電圧を内蔵する抵抗ラダーと、前記出力段および前記抵抗ラダーに電流を供給するパストランジスタとで電圧を設定する電圧レギュレータであって、

レギュレータ出力電圧を決定する前記抵抗ラダーの抵抗 分圧比を外部からの制御信号により、スイッチング手段 で切り換え、前記パストランジスタに流れる電流値を一 定にすることを特徴とする電圧レギュレータ。

【請求項2】 前記外部からの制御信号は、電圧供給先の負荷回路から供給される請求項1記載の電圧レギュレータ。

【請求項3】 前記負荷回路は、マイクロコンピュータである請求項2記載の電圧レギュレータ。

【請求項4】 動作モード信号を用いるスピード検知回路と、前記スピード検知回路により前記負荷回路での最低動作電圧を自動で測定し、その結果を受けるデコーダと前記スイッチ手段とで制御する請求項1または2記載の電圧レギュレータ。

【請求項5】 前記外部からの制御信号として、前記負荷回路の動作スピードを検知する検出回路を有し、負荷の動作スピードによって可変する前記検知回路の出力信号を用いる請求項1、2または3記載の電圧レギュレータ。

【請求項6】 前記スピード検知回路は、基準クロックを元にリングオシュレータのクロック数をカウンターで 測定する請求項5記載の電圧レギュレータ。

【請求項7】 前記基準クロックは、水晶発振器で発生 する請求項6記載の電圧レギュレータ。

【請求項8】 入力端子とGND端子の間に接続される 誤差増幅器と、前記入力端子にソースが接続され、前記 誤差増幅器の出力にゲートが接続され、出力端子にドレ インが接続される前記パストランジスタと、前記誤差増 幅器の出力と前記出力端子に接続される第1の位相補償 容量と、前記出力端子と前記GND端子間に接続される 第2の位相補償容量と、前記出力端子に一端が接続され 他端がGND端子に接続される前記抵抗ラダーと、前記 出力端子と前記GND端子間に接続されている前記負荷 回路とを備える請求項1、2、3、4、5、6または7 記載の電圧レギュレータ。

【請求項9】 前記抵抗ラダーは、前記出力端子に一端が接続される第1の抵抗と、一端が第1の抵抗の他端に接続される第2の抵抗と、一端が第1の抵抗の他端に接続される第(n+1)の抵抗とを具備し、

前記スイッチング手段は、前記第nの抵抗と第(n+1)の抵抗との接点と前記誤差増幅器の反転入力端子に接続される複数の第1のトランジスタと、第nの抵抗と第(n+1)の抵抗との接点と前記GND端子に接続される第2のトランジスタとを具備する請求項8記載の電圧レギュレータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電圧レギュレータ に関し、特に、周波数特性を安定させたまま出力電圧を 自由に変更する電圧レギュレータに関する。

[0002]

【従来の技術】現在、市場では回路の微細化・高速化・ 省電力化が進んでおり、その中の省電力化を実現させる 為には電源の低電圧化が挙げられる。

【0003】しかし単純に電源電圧を下げると動作速度 が落ちてしまい、高速化とのトレードオフとなってしま う。そこで速度は保ちつつ電源電圧を自由に制御できる ような電圧レギュレータ手段が必要である。

【0004】そこで、このような従来の電圧レギュレータ回路が、例えば、文献名: [R. Jacob Baker, Harry W. Li, David E. Boyce "CMOS CIRCUIT DESIGN, LAYOUT, AND SIMULATION"] (以下、引用文献1という)または特開2000-039923号公報(以下、引用文献2という)に開示されている。

【0005】引用文献2に記載の回路図を示した図4を参照すると、第1の従来の電圧レギュレータ回路401は、入力端子41とGND端子42の間に接続される誤差増幅器44と、誤差増幅器44の非反転入力端子45と、入力端子41にソースが接続され、誤差増幅器44の出力47にゲートが接続され、出力端子43にドレインが接続されているP-MOSのパストランジスタM41と、誤差増幅器44の出力47と出力端子43に接続される位相補償容量C1と、出力端子43とGND端子42間に接続される位相補償容量C2と、出力端子43に任接続される抵抗Raと、一端が抵抗Raの他端に接続され、他端がGND端子42に接続される抵抗Rbの交点と誤差増幅器44の反転入力を接続している端子46と、出力端子43とGND端子42間に接続されている負荷回路48とを備える

【0006】この図4に示す第1の従来の電圧レギュレータ回路401では、出力端子43に出力される電圧値 Voutは非反転入力端子45に入力される基準電圧Vrefと抵抗Ra,抵抗Rbを用いて以下の式で示すことができる。

Vout=Vref・(1+Ra/Rb)--(11) このとき抵抗Ra及び抵抗Rbによる分圧比を自由に変 えることができないので、出力電圧Voutを自由に変 更することができない。

【0007】レギュレータ出力電圧を変更できるレギュレータの例を、図5に示す。

【0008】図5を参照すると、第2の従来の電圧レギュレータ回路501は、入力端子51とGND端子52の間に接続される誤差増幅器54と、誤差増幅器54の非反転入力端子55と、入力端子51にソースが接続さ

れ、誤差増幅器 5 4 の出力 5 7 にゲートが接続され、出力端子 5 3 にドレインが接続されている P ー M O S のパストランジスタ M 5 1 と、誤差増幅器 5 4 の出力 5 7 と出力端子 5 3 に接続される位相補償容量 C 1 と、出力端子 5 3 と G N D端子 5 2 間に接続される位相補償容量 C 2 と、出力端子 5 3 に一端が接続される抵抗 R c と、一端が抵抗 R c の他端に接続される抵抗 R d と、一端が抵抗 R e の他端に接続される抵抗 R e と、一端が抵抗 R f の他端に接続される抵抗 R f と、抵抗 R e の交点と G N D端子 5 2 に接続されるスイッチ S W a と、抵抗 R e

と抵抗Rfの交点とGND端子52に接続されるスイッチSWbと、抵抗Rfと抵抗Rgの交点とGND端子52に接続されるスイッチSWcと、出力端子53とGND端子52間に接続されている負荷回路58とを備える。

【0009】この図5に示す第2の従来の電圧レギュレータ回路では、出力端子53に出力される電圧値Voutを、スイッチSWa,スイッチSWb及びスイッチSWcのオン/オフの組み合わせと非反転入力端子55に入力される基準電圧Vrefによる計算式で示すことができる。

できる。 [0010] まず、全スイッチオフの場合 Vout=Vref · (1+Rc/(Rd+Re+Rf+Rg)) = Vref · (1+Ra1/Rb1) -- (12)ここで、 __ (12-1) Ra1=RcR b 1 = R d + R e + R f + R g (1 2 - 2) つぎに、スイッチSWa及びスイッチSW2Bをオンさせた場合 Ra2/Rb2) -- (13)ここで、 — (13-1) Ra2=Rc(13-2) Rb2 = Rd + Re + Rf次に、スイッチSWb及びスイッチSW3Bをオンさせた場合 $Vout = Vref \cdot (1 + Rc / (Rd + Re)) = Vref \cdot (1 + Ra3)$ /Rb3) -- (14)ここで、 ____ (14-1) Ra3 = Rc____(14-2) Rb3 = Rd + Reさらに、SWc及びSW4Bをスイッチオンさせた場合 $V \circ u t = V r e f \cdot (1 + R c / R d) = V r e f \cdot (1 + R a 4 / R b 4)$ --(15)ここで、 ____(15-1) Ra4 = Rc(15-2)このとき式(12-2),(13-2),(14-2)及び(15-2)より Rb4 = Rd____(16) R b 1 ≠ R b 2 ≠ R b 3 ≠ R b 4 位V5と反転入力端子56の電位V6が等しくなる。 である。 【0011】また、この第2の従来の電圧レギュレータ [0012] 回路501の誤差増幅器54の非反転入力端子55の電 V = V = 6さらに、パストランジスタM51に流れる電流Idsは、 ____(18) Ids = V6/RBである。 【0013】そして、パストランジスタM51のgm は、 **—** (19) $gm = (2 \cdot I d s \cdot \beta W/L)^{1/2}$ L…M1のゲート長 となる。ここで、 β··· μ · C ο x W…M1のゲート幅

μ…M1の電子移動度 Cοχ…M1のゲート酸化膜容量

 $f p = g m / (2 \pi C 2)$

となる。

【0014】上述したように、この第2の従来の電圧レ ギュレータ回路は、動作する。

[0015]

【発明が解決しようとする課題】しかしながら、式(16)及び式(17)より、パストランジスタM1の電流 Idsが一定でなくなり、式(19)より、コンダクタンスgmも一定でなくなる。

【0016】故に、式 (20) より、スイッチSWa乃至スイッチSWcで、出力電圧Voutが変わってしまうと、コンダクタンスgmも変わってしまい、ポールも動いてしまうので、この電圧レギュレータ回路の周波数特性が不安定になる問題があった。

[0017]

【課題を解決するための手段】本発明の電圧レギュレータは、出力段の電圧を内蔵する抵抗ラダーと、前記出力段および前記抵抗ラダーに電流を供給するパストランジスタとで電圧を設定する電圧レギュレータであって、レギュレータ出力電圧を決定する前記抵抗ラダーの抵抗分圧比を外部からの制御信号により、スイッチング手段で切り換え、前記パストランジスタに流れる電流値を一定にする構成である。

【0018】また、本発明の電圧レギュレータの前記外部からの制御信号は、電圧供給先の負荷回路から供給される構成である。

【0019】またさらに、本発明の電圧レギュレータは、動作モード信号を用いるスピード検知回路と、前記スピード検知回路により前記負荷回路での最低動作電圧を自動で測定し、その結果を受けるデューダと前記スイッチ手段とで制御する構成である。

[0020]

【発明の実施の形態】次に、図面を参照しながら、本発 明の実施の形態を以下に詳述する。

【0021】図1は、本発明の第1の実施の形態の電圧 レギュレータの回路図である。

【0022】本発明の第1の実施の形態の電圧レギュレータ101は、入力端子1とGND端子2の間に接続される誤差増幅器4と、誤差増幅器4の非反転入力端子5と、前記入力端子1にソースが接続され誤差増幅器4の出力7にゲートが接続され出力端子3にドレインが接続されているP-MOSのパストランジスタM1と、誤差増幅器4の出力7と出力端子3に接続される位相補償容量C1と、出力端子3とGND端子2間に接続される位相補償容量C2とを備える。

さらに、電圧レギュレータ回路のポール周波数(以下 f p とする)は、

____(20)

【0023】さらに、本発明の第1の実施の形態の電圧 レギュレータ101は、出力端子3に一端が接続される 抵抗R1と、一端が抵抗R1の他端に接続される抵抗R 2と、一端が抵抗R2の他端に接続される抵抗R3と、 一端が抵抗R3の他端に接続される抵抗R4と、一端が 抵抗R4の他端に接続される抵抗R5と、一端が抵抗R 5の他端に接続される抵抗R6と、一端が抵抗R6の他 端に接続される抵抗R7と、一端が抵抗R7の他端に接 続され他端がGND端子2に接続される抵抗R8と、抵 抗R4と抵抗R5の交点と誤差増幅器4の反転入力端子 6に接続されるN-MOSトランジスタSW1Aと、抵 抗R3と抵抗R4の交点と誤差増幅器4の反転入力端子 6に接続されるN-MOSトランジスタSW2Aと、抵 抗R7と抵抗R8の交点とGND端子2に接続されるN -MOSトランジスタSW2Bと、抵抗R2と抵抗R3 の交点と誤差増幅器4の反転入力端子6に接続されるN -MOSトランジスタSW3Aと、抵抗R6と抵抗R7 の交点とGND端子2に接続されるN-MOSトランジ スタSW3Bと、抵抗R1と抵抗R2の交点と誤差増幅 器4の反転入力端子6に接続されるN-MOSトランジ スタSW4Aと、抵抗R5と抵抗R6の交点とGND端 子2に接続されるN-MOSトランジスタSW4Bと、 N-MOSトランジスタSW1Aのゲートに接続される 入力端子D1と、N-MOSトランジスタSW2Aのゲ ートとN-MOSトランジスタSW2Bのゲートに接続 される入力端子D2と、N-MOSトランジスタSW3 AのゲートとN-MOSトランジスタSW3Bのゲート に接続される入力端子D3と、N-MOSトランジスタ SW4AのゲートとN-MOSトランジスタSW4Bの ゲートに接続される入力端子D4と、出力端子3とGN D端子2間に接続されている負荷回路8とを備える。

【0024】次に、本発明の第1の実施の形態の電圧レ ギュレータの動作について説明する。

【0025】本発明の第1の実施の形態の電圧レギュレータの誤差増幅器4の非反転入力端子5の電位V5と反転入力端子6の電位V6が等しくなる。

[0026]

 $V = V 6 \qquad (0)$

また、出力端子3に出力される電圧値(以下Voutと する)は、N-MOSトランジスタSW1A, SW2 A, SW2B, SW3A, SW3B, SW4A及びSW 4Bのオン/オフの組み合わせと非反転入力端子5に入 力される基準電圧(以下Vrefとする)で決まる。

[0027]

入力端子D1をHighレベルにし、入力端子D2,D3及びD4をLowレベルにして、SW1Aのみをスイッチオンさせた場合 $Vout=Vref\cdot(1+(R1+R2+R3+R4)/(R5+R6+R7)$

 $+R8)) = V r e f \cdot (1+RA1/RB1) - (1)$ ここで、 RA1 = R1 + R2 + R3 + R4RB1 = R5 + R6 + R7 + R8 (1-2) 入力端子D2をHighレベルにし、入力端子D1,D3及びD4をLowレ ベルにして、SW2A及びSW2Bをスイッチオンさせた場合 $V \circ u t = V r e f \cdot (1 + (R 1 + R 2 + R 3) / (R 4 + R 5 + R 6 + R 7)$)) = $V r e f \cdot (1 + RA2/RB2)$ — (2) ここで、 ___ (2-1) RA2 = R1 + R2 + R3RB2 = R4 + R5 + R6 + R7 (2-2) 入力端子D3をHighレベルにし、入力端子D1,D2及びD4をLowレ ベルにして、SW3A及びSW3Bをスイッチオンさせた場合 $V \circ u t = V r e f \cdot (1 + (R1 + R2) / (R3 + R4 + R5 + R6)) =$ Vref · (1+RA3/RB3) — (3) ここで、 **—** (3-1) RA3 = R1 + R2RB3 = R3 + R4 + R5 + R6 (3-2) 入力端子D4をHighレベルにし、入力端子D1,D2及びD3をLowレ ベルにして、SW4A及びSW4Bをスイッチオンさせた場合 $V \circ u t = V r e f \cdot (1 + (R 1) / (R 2 + R 3 + R 4 + R 5)) = V r e$ $f \cdot (1 + RA4/RB4) - (4)$ ここで、 **---** (4 **-** 1) RA4 = R1RB4 = R2 + R3 + R4 + R5 (4-2) 【0028】このとき、 上記の様に、N-MOSトランジスタのオン/オフの組 み合わせで出力端子の電圧値を変えることができる。 R 2 = R 3 = R 4 = R 6 = R 7 = R 8 (5) (1-2) , (2-2) , (3-2) , (4-2) Ly とすると、出力段分圧抵抗のGND側抵抗値RBは式 RB = RB1 = RB2 = RB3 = RB4 (6) Idsは、 となる。 【0029】ここでパストランジスタM1に流れる電流 ____(7) Ids = V6/RBストランジスタM1の電流Idsも一定になり、 である。 【0030】式(0), (6)及び式(7)より前記パ $g m = (2 \cdot I d s \cdot \beta W/L)^{1/2}$ ____(8) μ···M1の電子移動度 より、コンダクタンスgmも一定になる。ここで、 Cox…M1のゲート酸化膜容量 W…M1のゲート幅 電圧レギュレータ回路のポール周波数(以下fpとす L…M1のゲート長 る) は、 β···μ·Cox --- (9) $f p = g m/(2 \pi C 2)$ $R 2 = R 3 = R 4 = R 6 = R 7 = R 8 = 3 2 k \Omega$ スイッチSW1A乃至スイッチSW4Bにより出力電圧 Voutを変えてもコンダクタンスgmが一定であるこ C2 = 100pF負荷回路8の動作周波数 f を とからポール周波数も一定になるので、この電圧レギュ f = 32 k H zレータ回路の周波数特性が安定する。 【0031】以下、具体的に数値を用いて説明する。例 とする。 【0032】入力端子D1をHighレベルにし、入力 端子D2, D3及びD4をLowレベルにして、スイッ として Vref=1.2VチSW1Aのみをスイッチオンさせた場合式 (1) より $R1 = 64 k \Omega$ $V \circ u t = 1.6 V$ $R5 = 96 k \Omega$

入力端子D2をHighレベルにし、入力端子D1,D3及びD4をLowレベルにして、スイッチSW2A及びスイッチSW2Bをスイッチオンさせた場合式(2)より

 $V \circ u t = 1.8 V$

入力端子D3をHighレベルにし、入力端子D1,D 2及びD4をLowレベルにして、スイッチSW3A及 ぴスイッチSW3Bをスイッチオンさせた場合式(3) より

 $P = f \cdot C \cdot 2 \cdot V \cdot u \cdot t^{2}$

であり、

Vout=2. 2 Vのときの負荷回路 8 で消費される電 カP 1 は式(1 0)より

 $P1 = 15.488 [\mu W]$

Vout=2.0Vのときの負荷回路8で消費される電 カP2は式(10)より

 $P2 = 12.8 [\mu W]$

Vout=1.8Vのときの負荷回路8で消費される電 カP3は式(10)より

 $P3 = 10.368 [\mu W]$

Vout=1. 6Vのときの負荷回路8で消費される電力P4は式(10)より

 $P4 = 8.192 [\mu W]$

となり、出力電圧Voutの値によって負荷回路8で消費される電力が大きく変わる。

【0034】次に、本発明の第2の実施の形態の電圧レギュレータを図2に示す。本発明の第2の実施の形態の電圧レギュレータは、本発明の第1の実施の形態の電圧レギュレータに追加変更した構成である。

【0035】本発明の第2の実施の形態の電圧レギュレータ201は、出力端子3を一端とするスピード検知回路9と、出力端子3とGND端子2間に接続された負荷回路(ロジック回路など)12と、前記スピード検知回路9の他端であるスピード検知信号13を一端とし他端に、本発明の第1の実施の形態の電圧レギュレータのスイッチ切り替え信号D1、D2、D3及びD4と前記負荷回路12から出力されるモード切替え信号11を接続するデコーダ回路10とを備える。

【0036】次に、スピード検知回路9を実現する回路を図3を参照して説明する。

【0037】本発明の第2の実施の形態の電圧レギュレータ201のスピード検知回路9は、電圧レギュレータ出力端子3を電源とするリングオシュレータ14と、水晶発振器等の基準クロック15を一端とする分周器18と、前記リングオシュレータ14の出力と前記分周器18の他端である分周後の基準クロック19を入力とするAND回路16と、前記AND回路16の出力を入力とし前記分周後の基準クロック19をリセットとするカウンタ17と、前記カウンタ17の出力13とを備えている。

 $V \circ u t = 2.0 V$

入力端子D4をHighレベルにし、入力端子D1,D 2及びD3をLowレベルにして、スイッチSW4A及 びスイッチSW4Bをスイッチオンさせた場合式(4) より

Vout=2. 2 V となる。

【0033】ここで負荷回路8で消費される電力Pは、

----- (10)

【0038】AND回路16によって出力されたリングオシュレータ14の出力と分周器18で分周された分周後の基準クロック19の論理積をカウンター17でカウントアップさせることにより分周された基準クロック19の半周期の間にリングオシュレータのクロックが何回刻まれたかがわかる。

【0039】以下、図2を参照して動作の説明をする。

【0040】本発明の第2の実施の形態の電圧レギュレータの負荷回路12はCPUなどの主要ブロックを全て動作させる通常モードと、それら主要のブロックの電源を落して時計やメモリなど比較的低電力で動作するブロックだけを動かす省電力モードの2種類を設けてある。

【0041】スピード検知回路9では、負荷回路12が正常に動作する範囲の最低電源電圧を等価的に検知することができ、その検知結果であるスピード検知信号13をデコーダ10に伝え、このスピード検知信号13と負荷回路12から出力されるモード切替え信号11をデコーダ10内の論理演算でスイッチ切り替え信号D1,D2,D3及びD4に変換する。

【0042】デコーダ10によって出力されたスイッチ 切替え信号D1, D2, D3及びD4によって、本発明 の第1の実施の形態の電圧レギュレータと同様に、N-MOSトランジスタSW1A, SW2A, SW2B, SW3A, SW3B, SW4A及びSW4Bを切り替え、式(1),式(2),式(3)及び式(4)より出力端子3の出力電圧値Voutが決定する。

【0043】次に、スピード検知回路9動作を図3を参照して説明する。

【0044】リングオシュレータ14のクロックの速さは電圧レギュレータ出力端子3の電圧と、トランジスタのしきい値Vtや温度などリングオシュレータ自体の状態によって変わってくる。

【0045】電圧レギュレータ出力端子3の電圧値を変化させながら、分周された基準クロックの半周期間にリングオシュレータが出力するクロック数を数えることによってリングオシュレータのクロックの速度がわかり、電圧レギュレータの負荷回路が正常動作する最低電源電圧値を等価的に測定することが出来る。

【0046】この本発明の第2の実施の形態の電圧レギ ュレータを用いることによって、負荷回路が正常に動作 する最低の電源電圧値を自動で検知することができ、その電圧値に合わせて電圧レギュレータが電源を供給することができるので、本発明の第1の実施の形態の電圧レギュレータと同様に、省電力につながる。

[0047]

【発明の効果】以上説明した通り、本発明の電圧レギュレータは、スイッチを用いその組み合わせで分圧抵抗比を変えることで出力電圧を変えてもパストランジスタに流れる電流は一定なので、周波数特性を変えることなく負荷回路の電力節約のために電圧レギュレータの出力電圧を自由に設定することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の電圧レギュレータ の回路図である。

【図2】本発明の第2の実施の形態の電圧レギュレータの回路図である。

【図3】本発明の第2の実施の形態の電圧レギュレータ のスピード検知回路の回路図である。

【図4】第1の従来の電圧レギュレータの回路図である。

【図5】第2の従来の電圧レギュレータの回路図であ

る。

【符号の説明】

1,41,51 入力端子
2,42,52 GND端子
3,43,53 出力端子
4,44,54 誤差增福器
5,45,55 非反転入力端子

6, 46, 56 端子

7, 47, 57 出力 8, 48, 58 負荷回路

9 スピード検知回路

10 デコーダ回路

11 モード切替え信号

12 負荷回路

13 スピード検知信号

14 リングオシュレータ

15, 19 基準クロック


16 AND回路


17 カウンタ


18 分周器

101, 201, 401, 501 電圧レギュレータ

【図1】







【図4】

